octubre 8, 2021

Synopsys habilita SoC de 5nm con HBM3

Synopsys presentó esta semana su solución HBM3 que permite a los desarrolladores de sistemas en chips (SoC) agregar soporte para la memoria HBM3 de próxima generación a los diseños 2.5D implementados mediante un proceso de fabricación de 5 nm. El paquete IP admite chips de memoria HBM3 con una capacidad de hasta 64 GB, una velocidad de transferencia de datos de hasta 7200 MT / sy un ancho de banda de hasta 921 GB / s.

Los principales fabricantes de memorias Micron, Samsung y SK Hynix han respaldado la primera solución HBM3 completa de la industria de Synopsys y dijeron que estaban comprometidos a producir memoria HBM3. La solución HBM3 de Synopsys incluye un controlador DesignWare HBM3, una interfaz física (PHY), una IP de verificación y un compilador 3DIC.

Un controlador Synopsys HBM3 admite hasta 32 pseudocanales (es decir, 16 canales físicos de 64 bits o una interfaz de 1024 bits) con 16 a 64 bancos por pseudocanal, así como una densidad de canal de hasta 32 Gb. En términos más prácticos, un controlador con PHY admite una pila de memoria HBM3 con un número variable de capas que tiene una capacidad de hasta 64 GB, así como una interfaz física de 1024 bits con hasta 7200 MT / s de datos. ratio de transferencia. Los SoC típicos compatibles con HBM cuentan con dos, cuatro o seis controladores. Por lo tanto, la solución HBM3 de Synopsys puede habilitar un ancho de banda de memoria de hasta 3,68 TB / s para SoC equipados con cuatro pilas HBM3.

El controlador también admite código de corrección de errores (ECC), gestión de actualización y paridad, por lo que se puede utilizar para aplicaciones de centro de datos y de computación de alto rendimiento (HPC) que requieren varias características RAS (confiabilidad, disponibilidad, escalabilidad).

Synopsys dice que su controlador HBM3 y PHY se basan en gran medida en el IP HBM2E probado en silicio de 5 nm de la compañía, lo que significa menores riesgos. Mientras tanto, el controlador HBM3 de Synopsys utiliza una interfaz DFI 5.0 probada para conectarse a su PHY y es compatible con las interfaces de host AMBA 4 AXI multipuerto de Arm, ampliamente utilizadas.

Para simplificar aún más la implementación y reducir los riesgos, la compañía ofrece el compilador 3DIC que presenta una solución completa de enrutamiento automático HBM3 para un desarrollo de diseño rápido y robusto.

“Synopsys continúa abordando los requisitos de diseño y verificación de los SoC intensivos en datos con soluciones de verificación e IP de interfaz de memoria de alta calidad para los protocolos más avanzados como HBM3, DDR5 y LPDDR5”, dijo John Koeter, vicepresidente senior de marketing y estrategia de IP en Synopsys. “Las soluciones completas de verificación e IP de HBM3 permiten a los diseñadores cumplir con los requisitos cada vez mayores de ancho de banda, latencia y energía mientras se acelera el cierre de la verificación, todo desde un único proveedor confiable”.